主要功能：
HPS IP核是一個以太網交換IP核，用于FPGA的可編程環(huán)境下，主要功能是實現IEC 62439-3 (Edition 3) Clause 4 and Clause 5 規(guī)范--HSR（無縫冗余協議）和PRP（并行冗余協議），為工業(yè)場合下的應用實現可靠的以太網數據傳輸。
性能指標：
1、MAC指標
1）集成10/100/1000速率的MAC，能提供(R)(G)MII接口對接不同速率的PHY芯片
2）（可選）提供AXI-S接口用于FPGA內部的信息數據傳輸
3）配合Xilinx (Q)SGMII IP核使用，可提供(Q)SGMII接口對接板上外擴的PHY芯片
2、流量管理和QoS機制
1）每端口8個優(yōu)先級隊列的QoS機制
2）基于輸入端口、PCP位(802.1p)、DSCP TOS位(IPv4/IPv6)、Ethertpye字段的優(yōu)先級分類機制
3）從報文幀的DSCP或PCP位到IP核內部優(yōu)先級隊列的可編程映射方式
4）支持4K bytes的巨型幀（受限于HSR/PRP協議）
5）用作HSR節(jié)點時，無關報文幀大小的極低延時直通轉發(fā)
6）可自定義的基于目的MAC地址的過濾和端口轉發(fā)（最多16個可過濾目的MAC地址）
7）可自定義的基于源MAC地址的過濾和端口轉發(fā)（最多10個可過濾源MAC地址）
3、冗余方式
1）實現IEC 62439 (Edition 3) Clause 4 and Clause 5 HSR/PRP協議
2）設置成HSR模式時，有如下節(jié)點模式可選，對應三種應用場景
-HSR-SAN：interlink端口的流量不帶HSR或PRP tag
-HSR-PRP：interlink端口的流量帶PRP tag
-HSR-HSR：interlink端口的流量不帶HSR tag
3）可配置的冗余服務器節(jié)點表，記錄所有連接interlink端口的節(jié)點的信息
4）可配置的冗余復制幀丟棄表，用來丟棄冗余端口接收到的冗余復制幀
4、同步
1）支持IEEE 1588 TC透傳時鐘模式（P2P機制）
2）TC模式支持二層或三層（IPv4/IPv6）PTP幀，基于純硬件的FPGA實現
3）自動CRC校檢域更新
4）MAC具備打上時間戳的功能，并支持外部時間戳機制
5）IEEE 1588混合時鐘（僅從時鐘）
-兼容IEEE 1588 V2 從時鐘
-支持PPS輸出
-支持事件時間戳機制（最多4個事件同時觸發(fā)）
-支持警告?zhèn)蓽y機制（最多4個警告同時觸發(fā)）
6）（可選）IRIG-B（B碼）主時鐘
-兼容IRIG 200-04主時鐘
-支持DSCL和AM調制
-支持IRIG-B編碼表達式，包括年信息、控制函數等
-支持IEEE 1334擴展
-可配置的IRIG-B輸出類型（IRIG-B時間碼）
-內置一個通用DAC控制器，兼容SPI、QSPI、MICROWIRE協議
5、網絡管理
1）提供接口訪問每個端口和交換核心的通過數據
2）提供4種管理接口，用以訪問IP核的控制和訪問寄存器：UART、MDIO、CoE(Configuration over Ethernet)、AXI
3）提供I2C總線以供低速設備連接
優(yōu)勢：
1、適用于Xilinx旗下多種型號的FPGA，涵蓋中高低端的產品，包括：
-6系列：Spartan, Virtex
-7系列：Zynq, Spartan, Artix, Kintex, Virtex
-Ultrascale 系列：Kintex, Virtex
-Ultrascale+系列：Zynq MPSoC, Kintex, Virtex
2、提供VIVADO樣例工程進行參考設計，易于集成
3、處理延時低，千兆速率直通模式下處理延時僅0.64us
